RISC-Vを追うスレッド ID:EdlhwICC

39:2021/06/24(木) 11:07:13.15 ID:EdlhwICC

P550 highlights:

RISC-V RV64GBC ISA
13 stage, 3-issue high-performance out-of-order pipeline
Supports multicore coherence with up to 4 cores in a core complex
Private 32KB+32KB L1 cache and a private 256KB L2 cache per core
Up to 4MB L3 cache in a four-core cluster
SPECint 2006 – 8.65/GHz
2.4 GHz in 7nm with a footprint of less than 0.25 mm


このIDをNGリストに追加する

今後このIDの書き込みやスレッドを表示したくない場合、以下のボタンをクリックしてください。
NGリストに追加

レスを書き込む